

業績書（教育職員免許法施行規則第 22 条の 6 号関係）

氏 名	望月誠二	学 位	博士（工学）
担当授業科目	情報と職業		

1 経歴，学会及び社会における活動等

経歴

(株) 日立製作所 平成 7 年 4 月～平成 10 年 3 月
映像メディア事業部
システム LSI 開発センター

(株) ルネサステクノロジ 平成 10 年 4 月～平成 22 年 3 月

(株) ルネサスエレクトロニクス 平成 22 年 4 月～現在に至る
車載 SoC 開発統括部 主幹技師

2 著 書

著 書 名	単著・共著の別	発 行 所 名	刊行年月日	備 考
なし				

3 学術論文等

学 術 論 文 等 の 名 称	単独・共同	発 表 雑 誌 等 名	発 行 年 月 日	備 考
A 64mW High Picture Quality H.264/MPEG-4 Video Codec IP for HD Mobile Application in 90nm CMOS	共同	IEEE Journal of Solid-State Circuits	Nov. 2008	
A 256mW 40Mbps Full HD H.264 High-Profile Codec featuring a Dual Macroblock Pipeline Architecture in 65nm CMOS	共同	IEEE Journal of Solid-State Circuits	April 2009	
A full HD Multi-Standard Video Codec for Mobile Application	共同	Cool Chips (IEEE micro)	Nov. 2009	
A 342mW Mobile Application Processor With Full-HD Multi Standard Video Codec and Tile-Base Address Translation Circuits	共同	IEEE Journal of Solid-State Circuits	Jan. 2010	

4 学会発表等

発表課題の名称	単独・共同の別	発表学会等の名称	発表年月日	備考
A low power and high picture quality H.264/MPEG-4 video codec IP for HD mobile applications	共同	IEEE Asian Solid-State Circuits Conference	Nov. 2007	
A 256mW full-HD H.264 high-profile CODEC featuring dual macroblock-pipeline architecture in 65nm CMOS	共同	IEEE Symposium on VLSI Circuits	June 2008	
Low-complexity intra-prediction for H.264/AVC using pseudo local decoded image	共同	IEEE International Conference on Consumer Electronics	Jan. 2009	
Development of full-HD multi-standard video CODEC IP based on heterogeneous multiprocessor architecture	共同	IEEE Asia and South Pacific Design Automation Conference	Jan. 2009	
A 342mW mobile application processor with full-HD multi-standard video codec	共同	IEEE International Solid-State Circuits Conference	Feb. 2009	
An 80 mW dual video-codec SoC for seamless playback of digital terrestrial television and mobile broadcasting services	共同	IEEE International Symposium on Consumer Electronics	June 2010	
Extended variable-length mode coding for enhancement of H.264/AVC	共同	IEEE International Conference on Consumer Electronics	Jan. 2011	
A 768 Megapixels/sec inverse transform with hybrid architecture for multi-standard decoder	共同	IEEE International Conference on ASIC	Oct. 2011	
Intra texture prediction based on repetitive pixel replenishment	共同	IEEE International Conference on Image Processing	Oct. 2012	

<p>A 197mW 70ms-Latency Full-HD 12-channel Video-Processing SoC for Car Information Systems</p>	<p>共同</p>	<p>IEEE International Solid-State Circuits Conference</p>	<p>Feb. 2016</p>	
<p>71% Reducing the memory bandwidth requirement for a multi-standard video codec by lossless compression of video using a combination of 2D-DPCM and Variable Length Coding</p>	<p>共同</p>	<p>International Conference on IC Design and Technology</p>	<p>June 2016</p>	
<p>16.8 GB/s LPDDR4-3200 @32-bit memory access bandwidth</p>	<p>共同</p>	<p>International Conference on Integrated Circuits, Design, and Verification</p>	<p>Oct. 2017</p>	
<p>Ultra-low-latency Video Coding Method for Autonomous Vehicles and Virtual Reality Devices</p>	<p>共同</p>	<p>International Conference on Internet of Things and Intelligence System</p>	<p>Nov. 2018</p>	

以上